DEV Community: Ahmet Kargı

FPGA_Part_09

Ahmet Kargı — Mon, 23 Mar 2026 12:10:29 +0000

Selamünaleyküm
Uzun bir zaman geçtiğinin farkındayım. Bu süreçte Basys3 kartım ile SPI ve I2C üzerine çalıştım. ELimde bulunan MPU-9250 modülünü hem SPI hem de I2C ile kullanarak FPGA üzerinden iletişim protokollerini kullanmayı anladım. Detaylara değinecek olursak:

--SPI--
SPI ile iletişim kurmak istediğim zaman mevzunun UART'tan çok daha farklı olduğu belliydi. FSM çok daha kompleks bir yapı oldu ve artık rx-tx gibi ayıramadığım SPI_Master modülünü geliştirmem gerekti.
Ayrıca modüle yazılan address de hangi veriyi okuyacağımızı etkiliyordu. Birçok denemenin ardından MPU-9250 modülünden SPI protokolü üzerinden açı verisi okuyan ve okuduğu veriyi hem UART kullanarak bilgisayara aktaran hem de 7-Segment displayde 0-360 arası dereceyi gösteren bir sistem geliştirdim.

--I2C--
Aynı sistemi I2C protokolüne uygun hale getirmek çok zor olmadı. Modül yapısı sayesinde SPI da kullandığım modüllerin çoğunu I2C de de kullanabildim. Sadece i2c_master modülünü oluşturarak ve mpu_ctrl modülünde basit değişiklikler yaparak sistemin çalışmasını sağladım.

FPGA_Part_09
A.KARGI

FPGA_Part_08

Ahmet Kargı — Sat, 24 Jan 2026 17:51:51 +0000

Selamünaleyküm,

Bu aralar UART protokolü üzerine çalıştım. Basys3 üzerinde UART ile switchlerden girdiğim veriyi JB1 pininden TX olarak verip aynı veriyi JB2 pininden RX olarak alıp 7-Segment üzerinde gösterdim.

Daha sonra hocamdan aldığım NexysA7 100T kart ile Basys3 arasında UART protokolü üzerinden haberleşmelerini sağladım. Birbirlerine switch üzerinden veri yollayıp alanın 7-Segmentinde gösterttim. Bunu çift taraflı çalışır halde programladım.

Son olarak ise NEXYSA7 üzerindeki UART to USB dönüştürücü ile bilgisayara kurduğum HTerm uygulamasıyla iletişim kurabilmesini sağladım.

Önümüzdeki süreçte farklı tür tasarımlara devam edecem.

A.KARGI
FPGA_Part_07

FPGA_Part_07

Ahmet Kargı — Sat, 24 Jan 2026 17:14:57 +0000

Selamünaleyküm,
Uzun zamandır ilgilenemedim ve yazamadım maalesef. Finallerim vardı.
Finallerden önce yaptıklarımı da yazamamış oldum.
Finallerden önce yaptığım projelerden birisi sayaç idi. process(clk) mantığını kavradım ve elektroniğin olmazsa olmazı clock mekanizmasını FPGA üzerinde kullanmayı öğrendim. Pratik amacıyla Basys3 üzerinde yön tuşları ile dakikası/saniyesi ayarlanan bir zamanlayıcı mekanizması geliştirdim.

Daha sonra ise PWM sinyali üreten bir yapı daha kurdum.

Bunları yaparken sadece clock mekanizmasını değil ayrıca Code structure yapısını ve component yapılarını kavradım.

FPGA_Part_06

Ahmet Kargı — Tue, 30 Dec 2025 09:11:40 +0000

Selamünaleyküm,
Elimde bulunan Basys3 kartına ilk defa kod yükledim ve çalıştırdım. Hazırladığım program bir N-bit adder. Üzerinde 16 switch i olan kartın ilk 8 switchini bir sayı son 8 switchini başka sayı alarak üzerindeki ledlerde sonucu gösteren bir toplama işlemi yapıyor.

Half adder mekanizması iki sayının toplanmasını sağlıyor. Çıktı olarak ise bir toplam bir de elde değeri veriyor. Fakat önceden elimizde olan bir elde varsa onu sisteme ekleyemiyoruz.

Önceden elimizde bulunan eldeyi de sisteme ekleyebilmek için iki half adder(birisini sayıların sonucunu bulma diğeri ise sonuçla önceden gelen eldeyi hesaplaması için kullanılıyor) kullanarak Full adder mekanizması kullanılır.

Fakat biz bircen fazla bit i art arda toplayacağımız için bunları N tane full adder ın birbirlerine bağlanarak oluşturduğu n-bit adder mekanizmasına ihtiyacımız var.

Bunların kodlarını tek tek hazırladıktan sonra elimizde şöyle bir structure oluşmuş oluyor:

8 bit toplayacağımız için 8 adet full adder ı n_bit_adder source kodunun altında birbirlerine bağlıyoruz en tepede ise bu mekanizmayı switch ve ledlerle bağlayan ve yöneten top source kodu bulunuyor. Top dosyası yazılımdaki main dosyasına tekabül ediyor.

FPGA_Part_06
A.KARGI

FPGA_Part_05

Ahmet Kargı — Tue, 30 Dec 2025 08:09:30 +0000

Selamün aleyküm uzun zamandır yazmadığımı fark ettim. En son Logic tasarımı üzerine araştırma yapıyordum ama VHDL öğrenmemin ve Vivado üzerine uzmanlaşmamın acelesi dolayısıyla ara vermek zorunda kaldım. 1. Hedefim Vivado üzerinde uzmanaşıp sonrasında ise Pynq-Z1 kartını programlamayı öğrenmek.
Şimdilik ulaştığım seviye karta N-bit adder programı yüklemek oldu. Ama bundan önce VHDL kodunun kısımlarını açıklamak istiyorum.


-Library and Package declerations(Bu kısımda standart ve user defined packages ı dahil edebiliyoruz.)
-Entity(Burası dış dünyayla tanımlamaların yapıldığı yer. Init kısmı gibi düşünülebilir.)
    -Generic(Sabitler, tanımlamalar)
    -Port(Portların tanımlanması -in -out -inout -std_logic -std_logic_vector)
-Architecture(Yapısal olarak her şeyi kurduğumuz yer Main fonksiyonu gibi düşünülebilir ama yazılımsal değil donanımsal atamalar yapıyoruz. Malum FPGA in yapısı sebebiyle...)
    -Constants(Sabitlerin tanımlanması)
    -Component declerations(Fonksiyon tanımlama gibi düşünülebilir ama tam değil. Aslında her dosya kendi başına belirli giriş ve çıkışları olan birer fonksiyondur. VHDL kodunda  oluşturulan structureda alt birimler üst birimlerce bu şekilde kullanılır.)(Küçük not= Vivado da klasörlerle ve kodları dizmekle uğraşmaya gerek kalmaz bir source u diğerine component olarak tanımladığın anda program onu onun altına hierarchical yapıda atar.)
    -Types(Burada farklı türler oluşturabiliyoruz. Daha sonra bunları signallere atamak da mümkün.)
    -Signals(Başta giriş, çıkış ve ne tür sinyal olduğunu tanımladığımız sinyallerin özelliklerini tanımlıyoruz.Başlangıç değerleri vs.)
    -Begin(tüm setupların bitmesi ile artık birşeyler yapabiliriz.)
        -Component instantiations(Tanımlanan component e girdi ve çıktı olarak verilecek değer atmalarını yapıyoruz. Fonksiyon kullanmak gibi düşünülebilir.)
        -Assingments(Bu kısımda signal değerlerine son atamaları yapılıyor.)
            -Concurrent assingements(Dümdüz tanımlama yapılıyor. Burada if, switch case gibi yapılar kullanılabilir. Bir değere bir kere tanımlama yapılabilir yoksa hata verir.
            -Sequencial assingments - process block(Burada bazı işlemlerle atamalar yapılabilir
                -Combinational Process(Clock olmadan sinyal ataması yapılır.
                -Sequencal Process(Atama yapılırken clock kullanılır.)

end architecture;

FPGA_Part_05
A.KARGI

FPGA_Part_04

Ahmet Kargı — Tue, 02 Dec 2025 18:05:22 +0000

Selamünaleyküm,
Aradan birazcık zaman geçti arada sınavlarım vardı. Sınavlardan sonra yeniden çalışmaya başladım. Bir hocamın da yol göstermesi ile PYNQ-Z1 kartının programlanması üzerine bir araştırmaya başladım. Python ve ZYNQ kelimelerinin birleşimi ile adlandırılmış bu kartın yapısına bakalım. Üzerinde ZYNQ işlem birimi bullanıyor. ZYNQ işlemci PL ve PS olarak adlandırılan 2 parçadan oluşan SOC(System on a chip) türü bir işlem birimi. PL(Programmable Logic) kısmı FPGA türü bir işlemci iken PS(Processing System) kısmı ise ARM temelli bir işlemci. Bu iki ayrı sistem aynı çip üzerinde bulunur. Üzerinde bir çok I/O portu bulunan kartın en güzel yanlarından brisi ise Python ile programlanabiliyor olması. Adındaki Python buradan geliyor zaten. Bir nevi Rasppberry Pi ile FPGA işlemcinin birleştirilmiş hali.

Üzerindeki portlarla Arduino gibi kartlara direkt bağlanabiliyor. Z2 modelinin üzerinde ise RPi için ayrıca bağlantı pinleri de bulunmakta.

Hakkında playlistleri ve documentationları takip etmeye devam ediyorum.

FPGA_Part_04
A.KARGI

FPGA_Part_03

Ahmet Kargı — Wed, 05 Nov 2025 22:03:05 +0000

En son postta yüklediğim göselde ne olduğunu ve nasıl çalıştığını bilmediğim MUX lar hakkında araştırma yaptım ve seçenek seçici gibi düşünebiliriz. 2x1, 4x1, 8x1... gibi artan türleri var. Aslında binary bit sistemine göre seçeneği seçiyor. Örnek vermek gerekirse 4x1 MUX un 2 tane seçim pini var ve bunlarla 00 01 10 11 kombinosyanları ile I0, I1, I2, I3 inputlarından istediğimizi çıkışa verebiliyoruz.
Mantıksal işlemler yapmamızda da tabii ki işe yarıyorlar. Belli mintermleri sağlayan fonksiyonları uygulamamızı sağlıyorlar. DEMUX ise MUX un tam tersi oluyor.
Aslında projenin amacı FPGA üzerine çalışmaktı biliyorum ama digital desing üzerine olan cahilliğimi bitirmeden bu işe girmenin fayda sağlamayacağını düşünmeye başladım. O yüzden MUX öğrenmek için başladığım NESO Academy nin Digital Electronics ders playlistini izlemeye başladım. Oradan öğrendiklerimi gene FPGA başlığı altında postlicam şimdilik.
Bazı şemalar:
2x1 MUX:

4x1 MUX:

8x1 MUX:

NESO Academy'nin içeriğinden MUX ları fonksiyonlarda kullanmayı anlatan ders:

NESO Academy'nin Playlist linki

FPGA_Part_03
A.KARGI

FPGA_Part_02

Ahmet Kargı — Tue, 04 Nov 2025 22:53:37 +0000

VHDL ile FPGA programlamaya devam ederken Vivado'da görüdğünüz bir logic biriminin içini gösteren şeyi görmeyi başardım. Slice deniyormuş bu minnik birimlere ve bu kare birimden sayısız tane var diye düşünün. Sol altta sline numarası yazıyor. İsimlendirmeyi koordinat gibi yapmışlar. İçindeki birimlere de baktım ve yaptığım bir örnekten de gördüğüm üzere şunları öğrendim:
-AND için 4 tane 6-gate AND birimi var fakar bunlar 5+1 gate olarak taarlanmışlar. başta neden böyle yapmışlar diye düşünürken aldığım örnek tasarım çıktısından da esinlenerek aklıma gelen bir ihtimal 2 adet giriş olduğu zaman birisini 5lik kısımdan birisini ise kalan kısımdan geçirerek içerde dönen iş yükü azaltılmaya çalışılmış olabilir. Bunlara LUT deniyormuş bu sırada.

Yanındaki yamuk şekiller ise 2x1 MUX lar. Şu anda da MUX lar hakkında detaylı video izliyorum. Önümüzdeki günlerde hakkında post atacam inşallah. -Büyük dikdörtgenin adı sanırım CARRY. İçinde ise 2x1 MUX lar ve XOR birimleri var. Sanırım toplama ve kıyas işlemlerinde kullanılıyorlar. -En sağdaki üst üste dizilmiş 8 mini kare ise her biri 1 bit tutan birer flip filop. Daha fazla öğrenmeye çalışacam.

Yüklediğim bir başka görsel ise I/O pad inin yapısını gösteriyor. BUFFERlar işlemcinin düşük gerilimiyle dışarının gerilim seviyesini denkleştirmek için elzem.

FPGA_Part_02
A.KARGI

FPGA_Part_01

Ahmet Kargı — Mon, 03 Nov 2025 14:20:13 +0000

FPGA(Field Programmable Gate Array - Alanda Programlanabilir Kapı Dizileri)şu şekil programlanabilir bölgelerin Logic Birimlerini birleştirmesi üzerine kurulmuş bir yapı. Bunun olayı anladığım kadarıyla bu programlanabilir bölgeleri değiştirerek işlem birimini farklı şekillerde kullanabiliyorsun. Resimde de gördüğünmüz gibi her türlü I/O yu in veya out olarak programlayabiliyor ve onları içerideki logic cell lerle bağlayabiliyor, istediğimiz işlemi yaptırabiliyoruz. Yani işlemciyi programlıyoruz gibi bişey. Gayet hoş.
CPU dan farkı ne diye bir baktığımızda ise asıl fark tabiki de işlemcinin iç yapısını değiştiremiyor oluşumuz. FPGA larda içerdeki içerdeki yolları değiştirebilirken CPU ların yapısı sabit. Örneğin bir işlemcinin protokol pinleri sabitken FPGA da bunların hepsini ayarlayabiliyoruz.
Bir başka fark ise performans alanında öne çıkıyor. FPGA larda sadece istediğimiz birimleri istediğimiz şekilde çalıştırdığımız için güç konusunda çok daha verimli olmasının yanında FPGA da işlem birimlerinin birbirinden bağımsız olması aynı anda birden fazla işlemin yapılabilmesine olanak sağlamakta. CPU lar işlemleri sıraya sokup hepsini sırayla yaparken FPGA da farklı işlem birimleri farklı işlemleri eşzamanlı olarak yürütebilmekte. FPGA ların esnekliğinden bahsetmiyorum bile.
FPGA ların geliştirme süreci ise işlemcilerden çok daha karmaşık ilerler. Belli bir yazılımı çalıştırmak için var olmayan bu işlem birimleri C/C++ gibi yazılım temelli dillerle programlanamazla. Verilog veya VHDL gibi donanım destekli dillerle programlanabilirler.
Son olarak FPGA lar yüksek performanslarından ve esnekliklerinden dolayı özellikle iletişim ve veri merkezlerinde ve endüstride kullanılıyor.

FPGA_Part_01
A.KARGI

START

Ahmet Kargı — Mon, 03 Nov 2025 13:14:55 +0000

Bismillahirrahmanirrahim.
Selamunaleykum
I am Ahmet KARGI. I'm studying electronic and communication engineering at Yıldız Technical University.
I started studying FPGA just a few days ago and one brother that I really love told me about this place. I will upload everything I learned in this process.

I have to thank my precious wife for her unwavering support throughout this process. With all my love, thank you my dear.

A.KARGI