ERICI llegó esta semana con un objetivo preciso: lograr que una placa con el perfil RISC-V RVA23 arranque como una computadora industrial real, con Linux y un sistema de tiempo real corriendo a la vez en el mismo chip. El silicio RVA23 ya se vende desde 2026: ocho núcleos de 64 bits, extensión de hipervisor, IOMMU. Pero ningún fabricante entrega todavía la pila de software que convierte ese silicio en una computadora RISC-V industrial lista para operar una fábrica durante una década.
European RISC-V Industrial Computing Initiative, el nombre completo de ERICI, no vende hardware. Define una pila de referencia abierta (firmware, hipervisor de particionado, RTOS y sistema operativo general) y la verifica capa por capa en placas RVA23 reales. Una placa que arranca esa pila completa se declara compatible con ERICI.
TL;DR
- ERICI define una pila RISC-V industrial de siete capas, de firmware a Linux, verificada en hardware RVA23 real.- El perfil RVA23, ratificado en octubre de 2024, vuelve obligatorias las extensiones de hipervisor y vectorial.- Un hipervisor de particionado como gRouvr corre control en tiempo real y Linux en el mismo chip, aislados entre sí.- Placas como la Firefly AIBOX-K3 y la Milk-V Jupiter2 ya montan el SoC SpacemiT K3 con ocho núcleos RVA23.- Ninguna certifica todavía rango industrial de temperatura ni stack particionado: ese es el hueco que ataca ERICI.
¿Qué es RISC-V industrial?
RISC-V industrial es la aplicación del conjunto de instrucciones abierto RISC-V a computadoras destinadas a plantas, maquinaria y control de procesos: equipos que deben operar una década o más, aislar el control en tiempo real del resto del sistema y no depender de la licencia de un solo fabricante de CPU.
RISC-V es un conjunto de instrucciones (ISA) nacido en 2010 en la Universidad de California, Berkeley. A diferencia de x86, propiedad de Intel y AMD, o de Arm, licenciado por Arm Holdings a cada fabricante, nadie es dueño de RISC-V. Lo gobierna RISC-V International, una fundación sin fines de lucro con sede en Suiza desde 2020, y cualquier empresa puede implementarlo sin pagar regalías por el diseño base.
La línea de tiempo explica por qué recién ahora aparece un proyecto como ERICI:
- 2010: RISC-V nace en UC Berkeley.- 2015: se funda la RISC-V Foundation.- 2020: pasa a RISC-V International, con sede en Suiza.- 2021: se ratifican las extensiones de hipervisor y vectorial.- 2024: se ratifica el perfil RVA23.- 2026: llegan las primeras placas RVA23 y nace ERICI. El perfil RVA23 se ratificó en octubre de 2024 y vuelve obligatorias las extensiones de hipervisor y vectorial. ## Por qué importa la pila abierta de ERICI
Un controlador industrial no se cambia cada dos años como un teléfono. Vive quince años soldado dentro de un tablero eléctrico, y durante ese tiempo depende de que alguien siga fabricando el chip y firmando las actualizaciones de firmware. Por eso la apertura del conjunto de instrucciones no es una preferencia ideológica: es una condición de supervivencia a largo plazo.
Un ISA sin dueño
Con x86, dos empresas deciden el futuro del set de instrucciones. Con Arm, Arm Holdings fija los términos de licencia para cada diseño, desde un microcontrolador hasta un servidor. Con la pila abierta RISC-V, ninguna compañía ni ningún país controla la especificación: la implementa quien quiera, y un fabricante puede dejar de vender sin que el estándar desaparezca con él.
RVA23, el primer piso común
El perfil RVA23, ratificado en octubre de 2024 por RISC-V International, resuelve el problema que frenó a RISC-V en la industria durante una década: la fragmentación de extensiones opcionales. RVA23 vuelve obligatorias la extensión de hipervisor y la extensión vectorial en todo chip que quiera llamarse compatible. El software ya puede asumir que esas dos piezas están presentes en cualquier SoC con esa etiqueta, en lugar de probar combinación por combinación.
El silicio ya se vende
Las primeras placas con SoC RVA23 llegaron al mercado en 2026, con ocho núcleos de 64 bits y una IOMMU, según describe ERICI. Un desarrollador puede comprarlas hoy. El cuello de botella ya no es el chip: es todo lo que falta alrededor del chip para que sea una computadora industrial RISC-V completa.
Una sola caja en lugar de dos
Hoy una planta suele usar dos máquinas: un PLC o RTOS dedicado para el control en tiempo real, y una PC industrial aparte para la interfaz del operador. Un hipervisor de particionado permite correr ambos roles, aislados entre sí, en un único SoC RVA23. Esto no es solo ahorro de hardware: menos cajas significan menos cables, menos puntos de falla y menos superficie que certificar.
flowchart LR
subgraph Hoy
X1["Caja 1: PLC o RTOS dedicado"]
X2["Caja 2: PC industrial con Linux"]
end
subgraph ERICI
Y1["Un SoC RVA23"]
Y2["gRouvr particiona CPU y memoria"]
Y1 --> Y2
Y2 --> Y3["Particion QSOE: tiempo real"]
Y2 --> Y4["Particion Linux: operador"]
end
Cómo funciona: las siete capas del stack de referencia
ERICI no inventa software nuevo en cada capa. Define la interfaz entre cada par de capas y verifica que el conjunto arranque junto en hardware real. Los componentes de referencia los desarrolla QSOE Systems; Linux lo aporta su propia comunidad.
- Hardware: el SoC RVA23, el SpacemiT K3 en las placas actuales, con sus núcleos, memoria, dispositivos e IOMMU.- Firmware, HFI BIOS: basado en U-Boot, hace el POST y expone un menú de configuración al estilo BIOS para placas industriales. Interfaz hacia arriba: el perfil RVA23.- Carga, mr-bml: un cargador de arranque con menú, donde el operador elige qué sistema iniciar. Interfaz: una aplicación UEFI.- Particionado, gRouvr: el hipervisor que reparte CPU, memoria, dispositivos e IOMMU entre particiones. Interfaz hacia arriba: kernel más initrd, igual que Linux.- Partición de tiempo real, QSOE: un entorno al estilo QNX, con /N sobre el microkernel Skimmer y /L sobre seL4, ambos con el mismo userspace. /L arranca con Multiboot3.- Partición de operador, Linux: la interfaz gráfica, el HMI y la conectividad de red, en un sistema operativo de propósito general.
flowchart TD
A["SoC RVA23 (nucleos, IOMMU)"] --> B["HFI BIOS: firmware de arranque"]
B --> C["mr-bml: selector de sistema"]
C --> D["gRouvr: hipervisor de particionado"]
D --> E["Particion de tiempo real: QSOE"]
D --> F["Particion de operador: Linux"]
Secuencia de arranque
El orden importa. El SoC enciende y el HFI BIOS hace el POST. Entrega el control a mr-bml, que presenta el menú de arranque. mr-bml carga gRouvr, que particiona CPU, memoria e IOMMU, y recién ahí arrancan en paralelo la partición de tiempo real y la partición Linux.
sequenceDiagram
participant S as SoC RVA23
participant F as HFI BIOS
participant L as mr-bml
participant H as gRouvr
S->>F: POST e inicializacion de memoria
F->>L: entrega control via UEFI
L->>H: carga el hipervisor de particionado
H->>H: reparte CPU, memoria e IOMMU
Note over H: arrancan QSOE y Linux en paralelo
Cómo probarlo: emular RVA23 con QEMU
Nadie necesita comprar una placa para tocar RISC-V con extensión de hipervisor. QEMU emula la extensión H desde hace varias versiones, y es la forma más barata de ver cómo arranca Linux sobre un núcleo RISC-V con esa extensión activa.
En Debian o Ubuntu, instalá el emulador y el firmware de arranque:
sudo apt install qemu-system-misc opensbi u-boot-qemu
Esto instala qemu-system-riscv64, el firmware OpenSBI (el equivalente RISC-V de un BIOS mínimo) y una build de U-Boot para la máquina virtual virt de QEMU.
Arrancá una máquina virtual con la extensión de hipervisor habilitada:
qemu-system-riscv64 -machine virt -cpu rv64,h=true -smp 2 -m 2G -nographic \n -bios /usr/lib/riscv64-linux-gnu/opensbi/generic/fw_jump.elf \n -kernel /usr/lib/u-boot/qemu-riscv64_smode/uboot.elf
El flag h=true activa la extensión de hipervisor en el núcleo virtual que emula QEMU, la misma extensión que RVA23 vuelve obligatoria en el silicio real. Tras unos segundos deberías ver el prompt de U-Boot en la terminal.
Una vez que arranca un Linux sobre esa máquina virtual, confirmá que el kernel ve la extensión revisando el string ISA que expone:
grep isa /proc/cpuinfo
La salida incluye la letra h dentro de la cadena de extensiones, por ejemplo una línea similar a isa : rv64imafdch_zicsr_zifencei_zba_zbb. Si la h no aparece, el kernel que compilaste no incluye soporte de hipervisor, o QEMU no lo está emulando en esa build.
En macOS y Windows el mismo paquete qemu-system-riscv64 está disponible vía Homebrew o el instalador oficial de QEMU, con los mismos flags.
📌 Nota: esto emula la extensión de hipervisor de RVA23, no el hipervisor de particionado gRouvr de ERICI, que todavía no es software público descargable.
RISC-V industrial frente a los requisitos de planta: AIBOX-K3 y Jupiter2
ERICI señala dos placas ya disponibles como punto de partida: la Firefly AIBOX-K3, de T-Chip Intelligent Technology, y la Milk-V Jupiter2. Ambas montan el mismo SoC, el SpacemiT K3, con ocho núcleos X100 de hasta 2,4 GHz y el perfil RVA23. Ninguna de las dos es, todavía, una computadora industrial completa.
RequisitoFirefly AIBOX-K3Milk-V Jupiter2SoC RVA23 con hipervisor e IOMMUSíSíAlimentación DC9 a 20 V12 V o USB-PDTemperatura extendida, -40 a 85°C-20 a 60°CNo declaradoBus de campo y E/S de tiempo realNo declaradoVía módulos de expansiónMontaje DIN o en panelNo declaradoNo declaradoWatchdog de hardware, E/S aisladaNo declaradoNo declaradoCertificación EMC e industrialNo declaradoNo declaradoDisponibilidad a largo plazo, 10 a 15 añosNo declaradoNo declaradoPila de software particionadaNo, todavíaNo, todavía
Especificaciones publicadas por los fabricantes en octubre de 2026, según recoge ERICI. La pila particionada sí se demostró, pero sobre una placa distinta, la SpacemiT K3 PicoITX, no sobre estos dos productos.
La Firefly AIBOX-K3 y la Milk-V Jupiter2 comparten el mismo SoC SpacemiT K3 de ocho núcleos.
Casos de uso reales en la planta
Pensemos en una célula robótica: un lazo de control que mueve un brazo por EtherCAT necesita ciclos deterministas de pocos milisegundos, mientras que el panel del operador necesita red, un navegador para el HMI y, cada vez más, un modelo de visión corriendo inferencia. Hoy eso exige dos cajas. Con un hipervisor de particionado, la partición QSOE maneja el lazo EtherCAT y la partición Linux corre el HMI y el modelo de visión, en el mismo SoC RVA23.
La Firefly AIBOX-K3 se vende como mini PC de borde: encaja en escenarios de inspección visual o gateways de protocolo, donde hoy corre solo Linux. El salto que propone ERICI es que, cuando la pila particionada llegue a placas como esta, el mismo chip también pueda sostener el lazo de control en tiempo real sin depender de un PLC externo.
Errores comunes al evaluar una placa RVA23 para producción
Confundir "tiene extensión de hipervisor" con "tiene stack particionado certificado" es el error más caro. El software gRouvr y QSOE todavía no corre sobre la AIBOX-K3 ni sobre la Jupiter2, solo se demostró en otra placa distinta.
"No declarado" en una hoja de datos no significa "no soportado": significa que el fabricante no lo publicó. Conviene pedirlo por escrito antes de diseñar un tablero completo alrededor de esa placa.
Suponer que el rango de temperatura de un mini PC de borde, -20 a 60°C en la AIBOX-K3, alcanza para un tablero eléctrico sin climatizar es otro riesgo típico: muchas plantas exigen -40 a 85°C.
Tratar RVA23 como garantía de compatibilidad binaria total tampoco es correcto. El perfil fija el piso de extensiones obligatorias, pero las extensiones vectoriales y de IA siguen evolucionando por fuera de ese piso base.
⚠️ Ojo: ninguna de las dos placas de este artículo declara certificación EMC industrial ni disponibilidad garantizada a diez años; son ejemplos de silicio RVA23 disponible, no productos industriales terminados.
Profundizando: el hipervisor de particionado y el IOMMU
Un hipervisor de particionado como gRouvr no hace el mismo trabajo que un hipervisor de virtualización tradicional. En vez de crear máquinas virtuales genéricas, asigna de forma fija núcleos de CPU, rangos de memoria y dispositivos completos a cada partición. La IOMMU (la unidad de gestión de memoria para entrada y salida) es la pieza que hace cumplir ese reparto a nivel de hardware: evita que un dispositivo controlado por una partición escriba, vía DMA, en la memoria de otra. Un hipervisor solo de software no puede dar esa garantía sin IOMMU.
Dentro de la partición de tiempo real, QSOE ofrece dos variantes con el mismo userspace: /N corre sobre el microkernel propio Skimmer, al estilo de los sistemas QNX clásicos; /L corre sobre seL4, el microkernel formalmente verificado, y arranca con Multiboot3 en lugar de devicetree más kernel más initrd. Esa doble opción permite elegir entre un diseño probado en la industria o uno con garantías matemáticas de aislamiento, sin reescribir la aplicación.
mr-bml cierra el círculo: funciona como una aplicación UEFI con menú, parecida en espíritu a GRUB, pero pensada para que el operador de una planta elija entre sistemas instalados sin tocar una línea de configuración.
📖 Resumen en Telegram: Ver resumen
Tu próximo paso: instalá qemu-system-riscv64 y arrancá la máquina virtual con -cpu rv64,h=true para ver con tus propios ojos el flag de hipervisor que RVA23 vuelve obligatorio en el silicio real.
Preguntas frecuentes
¿Qué es RISC-V industrial y en qué se diferencia de un SoC RISC-V de consumo?
Es la misma arquitectura de instrucciones aplicada a equipos que deben operar diez años o más, con partición de tiempo real, rangos de temperatura amplios y certificación EMC, requisitos que un SoC de consumo no necesita cumplir.
¿Qué resuelve el perfil RVA23 frente a versiones anteriores de RISC-V?
RVA23, ratificado en octubre de 2024, vuelve obligatorias las extensiones de hipervisor y vectorial en todo chip compatible, eliminando la fragmentación de extensiones opcionales que frenaba al software.
¿Puedo comprar hoy una placa con perfil RVA23?
Sí. La Firefly AIBOX-K3 y la Milk-V Jupiter2, ambas con el SoC SpacemiT K3 de ocho núcleos, ya están disponibles en el mercado desde 2026.
¿Qué hace el hipervisor de particionado gRouvr?
Reparte de forma fija los núcleos de CPU, la memoria y los dispositivos del SoC entre particiones aisladas, usando la IOMMU para impedir accesos de memoria cruzados entre ellas.
¿ERICI certifica o vende hardware?
No. Define una pila de referencia y verifica que arranque completa en hardware RVA23 real; la etiqueta "compatible con ERICI" la obtiene una placa que logra ese arranque, no un sello de certificación industrial formal.
¿El stack de referencia ERICI reemplaza a Arm y x86 en la industria?
Todavía no. Resuelve el vacío de software sobre silicio RVA23, pero faltan certificaciones EMC, rangos de temperatura extendidos y disponibilidad garantizada a largo plazo que x86 y Arm ya ofrecen en productos industriales maduros.
Referencias
- ERICI, European RISC-V Industrial Computing Initiative: la pila de referencia, el diagrama de capas y las especificaciones de las placas citadas en este artículo.- RISC-V International: especificación oficial del perfil RVA23 y gobernanza del conjunto de instrucciones.- Wikipedia: RISC-V: historia del proyecto desde su origen en UC Berkeley en 2010.- QEMU: documentación del emulador usado en la sección sobre cómo probar la extensión de hipervisor.
📱 ¿Te gusta este contenido? Únete a nuestro canal de Telegram @programacion donde publicamos a diario lo más relevante de tecnología, IA y desarrollo. Resúmenes rápidos, contenido fresco todos los días.
Top comments (0)